MẠCH CDR DẢI RỘNG TRÊN CÔNG NGHỆ CMOS 28 nm VỚI THỜI GIAN BÁM TẦN SỐ CỰC ĐẠI 0,9 μs

Tóm tắt

Bài báo này đề xuất thiết kế mạch khôi phục dữ liệu và xung đồng hồ (Clock and Data Recovery: CDR) bán tốc dải rộng, không sử dụng tần số tham chiếu cho các ứng dụng thông tin nối tiếp tốc độ cao. Mạch CDR đề xuất sử dụng kiến trúc vòng kép với vòng bám tần số được thực hiện theo hai bước thô và tinh để đạt được khoảng bám tần số không giới hạn. Bên cạnh đó, mạch phát hiện tần số đề xuất cấm xung DN_F, mở rộng xung UP_F trong xử lý bám tăng tần số và cấm xung UP_F, mở rộng xung DN_F trong xử lý bám giảm tần số để giảm thời gian bám tần số theo cả hai hướng. Mạch CDR dải rộng được thiết kế và mô phỏng trên công nghệ CMOS 28 nm. Kết quả mô phỏng cho thấy mạch CDR làm việc tốt với dải tốc độ dữ liệu đầu vào rộng từ 1 Gb/s đến 11,2 Gb/s. Mạch CDR tiêu thụ công suất 42,6 mW tại tốc độ dữ liệu 11,2 Gb/s với nguồn cung cấp 1 V. Mạch CDR có thời gian bám tần số ngắn, bằng 0,54  và 0,9  khi bám lên tần số cực đại và bám xuống tần số cực tiểu, và chất lượng jitter của xung đồng hồ và dữ liệu khôi phục tại 11,2 Gb/s lần lượt là 1,68 ps và 1,79 ps.