THIẾT KẾ VÀ ĐÁNH GIÁ HIỆU NĂNG CỦA BỘ NHỚ TRUY CẬP NỘI DUNG BA TRẠNG THÁI KHÔNG CẦN SẠC TRƯỚC 64 BIT
Từ khóa
DOI:
https://doi.org/10.34238/tnu-jst.13084Tóm tắt
Bộ nhớ truy cập nội dung ba trạng thái là một loại bộ nhớ chuyên biệt được ứng dụng rộng rãi trong các hệ thống yêu cầu truy cập dữ liệu tốc độ cao như bộ định tuyến mạng và bộ đệm dữ liệu. So với bộ nhớ truy cập nội dung truyền thống, bộ nhớ truy cập nội dung ba trạng thái mang lại sự linh hoạt cao hơn nhờ bổ sung trạng thái logic thứ ba “X” (bỏ qua giá trị), cho phép khớp với cả “0” và “1”, từ đó tăng tốc quá trình tìm kiếm. Tuy nhiên, do khả năng tìm kiếm song song trong một chu kỳ xung nhịp và kiến trúc chứa nhiều bóng bán dẫn, làm cho tiêu thụ năng lượng lớn và gặp phải dòng rò cao. Bài báo này trình bày quá trình thiết kế và đánh giá kiến trúc bộ nhớ không cần sạc trước như một giải pháp tiết kiệm năng lượng thay thế. Kiến trúc này được đề xuất giúp giảm số lượng bóng bán dẫn trong khi vẫn duy trì khả năng tìm kiếm song song. Mức tiêu thụ năng lượng và hiệu năng bộ nhớ không cần sạc trước 64-bit được đánh giá và so sánh với bộ nhớ 64-bit truyền thống bằng phần mềm Cadence Virtuoso, cho thấy hiệu quả năng lượng vượt trội và hiệu năng cạnh tranh của kiến trúc được đề xuất.Lượt tải
Tài liệu tham khảo
S. V. V. Satti, “Design of TCAM Architecture for Low Power and High Performance Applications,” GU J. Sci., vol. 32, no. 1, pp. 164-173, 2019.
V. Datti and P. V. Sridevi, “Low Power High Speed Ternary Content Addressable Memory,” International Journal of Recent Technology and Engineering (IJRTE), vol. 8, no. 2, pp. 2454 - 2458, July 2019.
S.Y. Doo and K. W. Kwon, “Dynamic Power Reduction in TCAM Using Advanced Selective Pre-Charging of Match Lines,” Electronics, vol. 12, 2023, Art. no. 3691.
N. Sainee, R. Nigam, and S. Chouhan, “High-Density with Low-Power TCAM Design and Application,” International Research Journal of Engineering and Technology (IRJET), vol. 8, pp. 3618 - 3622, August 8, 2021.
M. Zakariya and H. M. Kittur, “Precharge-Free, Low-Power Content-Addressable Memory,” IEEE Transactions On Very Large Scale Integration (VLSI), vol. 24, pp. 2614 - 2621, August 8, 2016.
D. Sethi, M. Kaur, and G. Singh, Design and performance analysis of a CNFET - based TCAM cell with dual-chirality selection, Springer Science + Business Media, New York, January 27, 2017.
T. V. Mahendra, S. W. Hussain, S. Mishra, and A. Dandapat, “Low discharge precharge free matchline structure for energy-efficient search using CAM,” VLSI Journal, vol. 69, pp. 31–39, 2019.
G. Kumar and S. Agrawal, “Carbon Nanotube Field Effect Transistors: An Aspect of Low Power and High Frequency Applications of CNTFETs,” International Conference on Disruptive Technologies (ICDT), 2023, pp. 586-590.
Y. Ahn, Y. Lee, and G. Lee, “Power and Time Efficient IP Lookup Table Design Using Partitioned TCAMs,” Circuits and Systems, vol. 4, pp. 299-303, 2013.
S. Pousia and R. Manjith, “Design of Low Power High Speed SRAM Architecture using SK-LCT Technique,” IEEE International Conference on Current Trends toward Converging Technologies, 2018, pp. 1 - 7.
S. V. V Satti and S. Sriadibhatla, “Dual bit control low-power dynamic content addressable memory design for IoT applications,” Turk J. Elec. Eng. & Comp. Sci., vol. 29, pp. 1274 – 1283, March 30, 2021.
