THIẾT KẾ SAR ADC 10-BIT ENOB 57,9dB SNDR CÓ ĐỘ NHIỄU THẤP SỬ DỤNG BỘ SO SÁNH ĐIỀU CHẾ

Tóm tắt

Bài báo này trình bày thiết kế của bộ chuyển đổi tương tự sang số (Analog-to-digital converter - ADC) thanh ghi xấp xỉ liên tiếp (Successive approximation-
register - SAR) 10-bit số bit hiệu dụng (Effective Number of Bits - ENoB) 57,9dB tỷ lệ tín hiệu trên nhiễu và méo (Signal-to-noise and distortion ratio - SNDR) có
độ nhiễu thấp sử dụng bộ so sánh điều chế, phù hợp cho các ứng dụng y sinh hiện đại. Trong thiết kế này, cấu trúc mạch khuếch đại hai tầng điều chế (Two-stage
Op-amp Modulation - TOM) đã được sử dụng, bao gồm mạch khuếch đại hai tầng kết hợp với hai chopper đảo ngược cực đồng bộ. Mặc dù nhiễu 1/f và sự
mismatch đã được giảm đáng kể bằng cách sử dụng mạch khuếch đại hai tầng với kỹ thuật điều chế, nhưng vẫn còn một số hạn chế. Cụ thể, kỹ thuật điều chế
không hoàn hảo, kết hợp với sự mismatch phát sinh trong quá trình sản xuất, sẽ gây ra gợn sóng đầu ra dẫn đến chất lượng tín hiệu đầu ra thấp. Để khắc phục
điều này, một kỹ thuật bù trừ sử dụng bộ tích phân ghép chéo khuếch đại hai tầng (Double Cross Integrator Amplifier - DCIA) được áp dụng trong ADC được đề
xuất để tối ưu hóa hiệu suất của bộ so sánh, giảm thiểu sai số đầu ra và nhiễu. Sử dụng công nghệ CMOS 180nm, ADC SAR được đề xuất có diện tích hoạt động
0,55mm2
. Với công suất 2,135mW và tham số đánh giá hiệu năng (Figure-of-Merits - FoMS) là 0,37 pJ/step.conv. Ngoài ra, ADC SAR được đề xuất đạt tỷ lệ tín
hiệu trên nhiễu (Signal-to-noise ratio - SNR) là 56,40dB, SNDR là 57,9dB và tín hiệu tạp âm và méo (Signal-to-noise ratio and distortion - SINAD) là 56,40dB. Hơn
thế nữa, bài báo còn đạt được ENoB là 9,08-bit.