Thiết kế SOPC dùng cho các ứng dụng xử lý ảnh thời gian thực
Tóm tắt
Nội dung bài báo là thiết kế hệ thống trên một linh kiện logic khả trình (FPGA) dùng cho các ứng dụng xử lý ảnh thời gian thực. Để thực hiện điều này, chúng tôi thiết kế một số bộ gia tốc (Accelerator) để tăng tốc độ xử lý kết hợp với một số kỹ thuật xử lý đặc biệt (như truy xuất bộ nhớ trực tiếp - DMA, nhiều Master...). Kết quả được thử nghiệm trên DSP Development Kit sử dụng FPGA Stratix EP2S60F1020C4 của hãng Altera [1] dùng các phần mềm SoPC Builder, NIOS II IDE và Modelism làm môi trường kiểm tra kết quả và tích hợp phần cứng/ phần mềm.
điểm /
đánh giá
Phát hành ngày
2009-04-01
In ra
Chuyên mục
BÀI BÁO
Copyright belongs to VNU-HCM “Science and Technology Development” Journal. Any copy or reprinting of any form must be permitted by the Journal.