Phương pháp hiện thực vi mạch bất đồng bộ trên FPGA

Tóm tắt

FPGA đã và đang chiếm ưu thế trong việc làm phương tiện hiệu quả để cung cấp khả năng làm mẫu và hiện thực nhanh chóng các mạch số với chi phí kỹ thuật thấp. Tuy vậy, hầu hết các loại FPGA cũng như quy trình thiết kế và hiện thực FPGA hiện tại không hỗ trợ cho việc hiện thực mạch bất đồng bộ bởi vì thiếu những phần tử cơ bản của mạch bất đồng bộ như cổng Muller. Nghiên cứu này sẽ trình bày hai phương pháp hiệu quả để hiện thực vi mạch bất đồng bộ trên các loại FPGA dạng Look-Up Table (LUT). Hai phương pháp này được xây dựng dựa trên kỹ thuật xây dựng những cổng Muller không nhiễu trong hai thư viện ở hai mức HDL và EDIF. Các ràng buộc về thời gian và/hoặc ràng buộc về vị trí được sinh ra tự động để bắt buộc công cụ hiện thực FPGA ánh xạ các phần tử này lên các khối luận lý thích hợp của FPGA. Các họ FPGA dạng LUT của Xilinx và Altera có thể được dùng để hiện thực mạch bất đồng bộ bằng hai phương pháp này.