Những giải thuật sắp đặt và đi dây mức luận lý cho mạch bất đồng bộ

Tóm tắt

Trong giai đoạn hiện nay, thiết kế bất đồng bộ đang ngày càng chiếm ưu thế so với thiết kế đồng bộ nhờ những ưu điểm của nó như không bị ảnh hưởng bởi các vấn đề xung clock, ít tiêu hao năng lượng, thiết kế có tính mô đun… Từ thực tế đó, một phương pháp luận thiết kế và một công cụ hỗ trợ thiết kế tự động mạch bất đồng bộ là một nhu cầu cần thiết để phát triển hơn nữa những vi mạch bất đồng bộ với kích thước lớn trong công nghiệp. Là một công đoạn khá quan trọng của bộ công cụ thiết kế tự động, quá trình sắp đặt và đi dây sẽ hiển thị kết quả mạch bất đồng bộ đã thiết kế, đồng thời cho phép người thiết kế chỉnh sửa mạch nếu kết quả quá trình tổng hợp và tối ưu trước đó chưa thật sự tốt. Hiện tại đã có khá nhiều giải thuật được nghiên cứu và phát triển cho việc sắp đặt và đi dây, tuy vậy hầu hết các giải thuật đó đều chỉ hỗ trợ cho sắp đặt và đi dây vật lý. Sắp đặt và đi dây luận lý cũng như hiển thị mạch bất đồng bộ có những ràng buộc riêng của nó, do đó không thể áp dụng trực tiếp các giải thuật hiện có vào công việc này. Bài báo này đưa ra các giải thuật thỏa mãn các yêu cầu của hiển thị luận lý mạch bất đồng bộ. Sự kết hợp của giải thuật phân nhóm Kernighan-Lin và giải thuật sắp đặt Breuer được áp dụng để sắp đặt các linh kiện và làm tiền đề cho việc đi dây. Dựa trên cơ sở chiến thuật lan truyền sóng, một giải thuật mới được đưa ra để giải quyết vấn đề đi dây. Mặc dù các giải thuật được áp dụng cho hiển thị luận lý mạch bất đồng bộ nhưng các giải thuật này vẫn có thể được mở rộng áp dụng cho mạch đồng bộ. Qua những thí nghiệm thực tế, các giải thuật đã được kiểm chứng cho kết quả tốt và thời gian thực thi các giải thuật chấp nhận được. Những giải thuật này đã được tích hợp vào một môi trường thiết kế vi mạch bất đồng bộ (PAiD).